<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://dk.um.si/IzpisGradiva.php?id=10369"><dc:title>UPORABA FPGA VEZIJ PRI UČNEM PROCESU IN IZVEDBA REGULACIJE PRETVORNIKA NAVZDOL</dc:title><dc:creator>Otič,	Jernej	(Avtor)
	</dc:creator><dc:creator>Jezernik,	Karel	(Mentor)
	</dc:creator><dc:creator>Pogorelc,	Janez	(Komentor)
	</dc:creator><dc:subject>DC/DC Pretvornik navzdol</dc:subject><dc:subject>Delphi</dc:subject><dc:subject>RS232</dc:subject><dc:subject>histerezni regulator</dc:subject><dc:subject>programirna FPGA vezja</dc:subject><dc:subject>Xilinx</dc:subject><dc:subject>ISE</dc:subject><dc:description>Diplomska naloga je sestavljena iz dveh delov, prvi del je prvenstveno namenjen kot navodilo za delo z učnim sistemom Nexys in vsebuje opis učne platforme Nexys, navodila za uporabo programskega paketa Xilinx ISE ter primere laboratorijskih vaj, ki so namenjene za delo z Nexys pri predmetu digitalna tehnika.
Drugi del diplomske naloge pa je implementacija histereznega regulatorja za DC/DC pretvornik navzdol na učni platformi Nexys, opisan bo tudi nadzorno komunikacijski grafični vmesnik za PC,  napisan v programskem paketu Delphi. V tem  delu sem želel pokazati, kako lahko uporabimo različne tehnologije in različna programska orodja, da dobimo končni izdelek.</dc:description><dc:publisher>[J. Otič]</dc:publisher><dc:date>2009</dc:date><dc:date>2009-05-08 08:50:53</dc:date><dc:type>Diplomsko delo</dc:type><dc:identifier>10369</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
