<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://dk.um.si/IzpisGradiva.php?id=20854"><dc:title>FPGA KRMILNIK ZA BLAC MOTOR PRALNEGA STROJA</dc:title><dc:creator>Juhart,	Matej	(Avtor)
	</dc:creator><dc:creator>Gotlih,	Karl	(Mentor)
	</dc:creator><dc:creator>Hace,	Aleš	(Mentor)
	</dc:creator><dc:subject>Pralni stroj</dc:subject><dc:subject>BLAC</dc:subject><dc:subject>FPGA</dc:subject><dc:subject>Xilinx ISE WebPACK</dc:subject><dc:subject>Altium Designer</dc:subject><dc:description>V diplomskem delu obravnavamo uporabo BLAC  (brezkrtačni izmenični) motorja oz. sinhronskega motorja s trajnimi magneti  v pralnih strojih. Osredotočamo se na regulacijski sistem BLAC motorja, ki je zgrajen z Nexys 2 FPGA razvojno ploščo, trifaznim mostom in vmesno kartico. V okviru diplomskega dela je opisana izdelava vmesne kartice, ki povezuje trifazni most z Nexys 2 razvojno ploščo. Tiskano vezje vmesne kartice smo izdelali s programskim orodjem Altium Designer. Programiranje FPGA vezja na Nexys 2 razvojni plošči je izvedeno s programskim orodjem Xilinx ISE WebPACK, v VHDL programskem jeziku. Algoritem vodenja motorja po hitrosti je implementiran na FPGA vezju. Krmilnik se lahko poveže z namenskim merilnim sistemom preizkuševališča  pralnega stroja.            </dc:description><dc:publisher>[M. Juhart]</dc:publisher><dc:date>2011</dc:date><dc:date>2011-10-04 18:47:26</dc:date><dc:type>Diplomsko delo/naloga</dc:type><dc:identifier>20854</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
