<?xml version="1.0"?>
<rdf:RDF xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/"><rdf:Description rdf:about="https://dk.um.si/IzpisGradiva.php?id=36804"><dc:title>IZVEDBA HITRE DISKRETNE KOSINUSNE TRANSFORMACIJE Z VEZJI FPGA</dc:title><dc:creator>Mikulić,	Mladen	(Avtor)
	</dc:creator><dc:creator>Jarc,	Bojan	(Mentor)
	</dc:creator><dc:subject>programirljiva logična vezja FPGA</dc:subject><dc:subject>jezik VHDL</dc:subject><dc:subject>diskretna kosinusna transformacija</dc:subject><dc:subject>digitalna vezja</dc:subject><dc:description>V diplomskem delu je opisano načrtovanje in izvedba modula za izračun hitre diskretne kosinusne transformacije (DCT) z vezji FPGA. Glavni del predstavlja vezje za množenje vhodnega signala s koeficienti matrike DCT velikosti 40x40 elementov. Vezje smo opisali z visokonivojskim jezikom VHDL v razvojnem okolju Xilinx ISE WebPACK.            </dc:description><dc:publisher>[M. Mikulić]</dc:publisher><dc:date>2012</dc:date><dc:date>2012-06-28 22:03:52</dc:date><dc:type>Diplomsko delo/naloga</dc:type><dc:identifier>36804</dc:identifier><dc:language>sl</dc:language></rdf:Description></rdf:RDF>
