<?xml version="1.0"?>
<metadata xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:dc="http://purl.org/dc/elements/1.1/"><dc:title>DETEKTOR FAZNE NAPAKE SIGNALOV OPTIČNEGA ENKODERJA</dc:title><dc:creator>Brinovšek,	Luka	(Avtor)
	</dc:creator><dc:creator>Jarc,	Bojan	(Mentor)
	</dc:creator><dc:subject>Detektor fazne napake</dc:subject><dc:subject>enkoder pomika</dc:subject><dc:subject>programirljiva logična vezja FPGA</dc:subject><dc:description>V diplomski nalogi je predstavljen princip delovanja detektorja fazne razlike. Izvedli smo ga v Xilinx ISE kot program za razvojno ploščo Spartan 3A, zapisan v programskem jeziku VHDL. V Programu ISE smo opravili tudi računalniško simulacijo. Predstavili smo tudi delovanje vhodnega vezje ter opravljene meritve na njem. Ob koncu pa so prikazane meritve delovanja detektorja, ki je sprogramiran na protobordu Spartan 3A ter povezan s pripadajočim analognim vhodnim vezjem.            </dc:description><dc:publisher>[L. Brinovšek]</dc:publisher><dc:date>2011</dc:date><dc:date>2011-09-20 12:12:50</dc:date><dc:type>Diplomsko delo/naloga</dc:type><dc:identifier>20464</dc:identifier><dc:identifier>UDK: 621.376.23(043.2)</dc:identifier><dc:identifier>COBISS_ID: 15879702</dc:identifier><dc:identifier>NUK URN: URN:SI:UM:DK:SNL9VG4S</dc:identifier><dc:language>sl</dc:language></metadata>
