Načrtovanje in verifikacija digitalnega bloka BiSS vmesnikaVes, Matevž (Avtor) Rojc, Matej (Mentor) integrirano vezjedigitalno vezjeBiSS vmesnikMagistrsko delo obravnava izdelavo digitalnega BiSS (Angl. Bidirectional Serial Synchronous) bloka, ki ga je mogoče integrirati v podrejeno napravo. BiSS protokol je bil razvit z namenom učinkovite in zanesljive komunikacije na področju industrijske in senzorske komunikacije. Magistrsko delo prav tako predstavlja postopek načrtovanja digitalnega dela integriranih vezij. Ta zajema izdelavo RTL opis, sintezo, izdelavo položajnega načrta (Angl. Floorplan) ter verifikacijo. Končni blok je testiran do frekvence 10MHz vhodnega taktnega signala na MA liniji, med drugim pa zajema adaptivno časovno kontrolo (Angl. Ataptive Timeout), nastavljivo dolžino procesnih podatkov, dostopa do registrov preko kontrolne komunikacije ter delovanje v verižni vezavi (Angl. Daisy Chain).[M. Ves]20242024-09-18 15:37:55Magistrsko delo/naloga90737UDK: 621.3.049.77(043.2)COBISS_ID: 224406019sl