<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="16497" NadgradivoID="0" NRID="991825" OceID="0" DomainUrl="https://dk.um.si/" IzpisPolniUrl="https://dk.um.si/IzpisGradiva.php?lang=slv&amp;id=16497" StOgledov="3486" StPrenosov="386" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-09-30 16:40:36" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/DKUM-16497">20.500.12556/DKUM-16497</PID>
  <Naslov>VGRAJENI SISTEMI DSP/FPGA V SISTEMIH VODENJA</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>DSP/FPGA Embedded Systems in Control Processes</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>Naloga predstavlja delo na sistemu digitalnega regulatorja, zgrajenega na digitalnem signalnem procesorju TMS320C32. Digitalni signalni procesor omogoča hitro računanje tudi v formatu s plavajočo vejico, kar je posebej primerno pri razvoju novih algoritmov in pri delu s študenti. Signalnemu procesorju je dodano še programabilno logično vezje -FPGA s 40 tisoč logičnimi vrati za izvedbo tudi nekonvencionalnih perifernih vmesnikov (meritev položaja in hitrosti z inkrementalnim dajalnikom, različni trifazni pulzno širinski modulatorji, različne komunikacije (RS232, RS485, CAN) in sočasne meritve napetosti in faznih tokov). DSP-2 kartica je opremljena s terminalskim programom za prenose uporabniških programov in spremljanje izvajanja programa v tekstovni in gra.čni obliki, kot tudi sprotni prenos uporabniških podatkov na osebni računalnik za kasnejšo obdelavo. Osnovni kartici je bil dodan še vmesnik za vodenje do štiriosnega robotskega mehanizma in vmesnik za dodatno FPGA kartico Nexys ali Nexys2. Ta nam pri kapaciteti FPGA vezja do 1,2 milijona logičnih vrat omogoča tudi izvedbo algoritmov vodenja v samem FPGA vezju in ne samo perifernih vmesnikov. V okviru Inštituta je bila razvita tudi programska oprema za avtomatsko generiranje aplikacij iz MATLAB/Simulink okolja. Kartica se v vseh predstavljenih oblikah v veliki meri uporablja na našem inštitutu in tudi nekaterih drugih pri pedagoškem in raziskovalnem delu. Eden izmed zadnjih projektov je tudi laboratorij za oddaljeno izvajanje preizkusov na različnih DSP-2 sistemih, ki je dostopen preko spletnih strani Inštituta za Robotiko.</Opis>
  <TujJezik_Opis>A DSP-2 board, based on digital signal processor TMS320C32, has been introduced. The digital signal processor allows fast computations even on floating point operands. This is very convenient on development work and working with students. The DSP-2 has additional FPGA circuit with 40k logic gates for custom peripheral interface devices implementation (position and accurate speed measurement with incremental encoders, different three phase modulations, different communications RS232, RS485, CAN, and simultaneous sampling and measurement of bridge voltage and phase currents). The DSP-2 card is equipped with terminal program on personal computer for transferring user programs and data to DSP-2 board, supervision of execution in textual and graphical view. The supervision also includes optional on-line data transfer to personal computer, that transferred data can be further analyzed. Initially the DSP-2 was developed for controlling different types of AC motors. To use DSP-2 unit as robotic controller additional four axes robot interface was implemented. Nexys and Nexis2 units with up to 1.2 mega logic gates and interface to DSP-2 allow realization of peripherals and control algorithms in FPGA. On our institute the program for automatic code generation from MATLAB/Simulink graphical environment was developed. This feature enables that DSP-2 works as rapid prototyping unit. The DSP-2 cards in all forms are used for research and teaching purposes on our institute and others. One of the last projects of DSP-2 board was Remote lab for remote access to different DSP-2 experiments. The Remote lab is accessible from Institute of robotics web pages.</TujJezik_Opis>
  <KljucneBesede>
    <Beseda>DSP-digitalni signalni procesor</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>mikrokrmilnik</Beseda>
    <Beseda>inkrementalni dajalnik</Beseda>
    <Beseda>meritev hitrosti</Beseda>
    <Beseda>trifazni mostič</Beseda>
    <Beseda>pulzno širinska modulacija</Beseda>
    <Beseda>vektorska regulacija</Beseda>
    <Beseda>vgrajeni sistemi</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>DSP</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>Micro controller</Beseda>
    <Beseda>Incremental encoder</Beseda>
    <Beseda>Speed measurement</Beseda>
    <Beseda>Three phase bridge</Beseda>
    <Beseda>Pulse width modulation</Beseda>
    <Beseda>Vector control</Beseda>
    <Beseda>Embedded systems</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>true</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik>[M. Čurkovič]</Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="m2" DRIVER="info:eu-repo/semantics/masterThesis">Magistrsko delo</VrstaGradiva>
  <DatumVstavljanja>2010-10-22 10:29:56</DatumVstavljanja>
  <DatumObjave>2011-01-06 13:02:50</DatumObjave>
  <DatumSpremembe>2022-04-13 08:12:53</DatumSpremembe>
  <DatumTrajnegaHranjenja>2023-12-20 03:36:25</DatumTrajnegaHranjenja>
  <LetoIzida>2010</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida>Maribor</KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo></EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="20718" Ime="Milan" Priimek="Čurkovič" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="" ORCID=""></Oseba>
    <Oseba ID="492" Ime="Karel" Priimek="Jezernik" AltIme="Karle Jezernik; Karl Jezernik; K. Jezernik;  Jezernik" VlogaID="991" VlogaNaziv="Mentor" ConorID="2002019" Afiliacija="" ArrsID="03018" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="4" Sifra="UDK" Naziv="UDK" URL="">004.383.3:681.51(043)</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/14725910">14725910</Identifikator>
    <Identifikator ID="18" Sifra="URN-NUK" Naziv="NUK URN" URL="">URN:SI:UM:DK:LDFCCIVG</Identifikator>
  </Identifikatorji>
  <Relacije>
  </Relacije>
  <VerzijeGradiva>
  </VerzijeGradiva>
  <Datoteke>
    <Datoteka ID="19951" DatotekaNRID="840705" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.gif" IkonaFormataPolniUrl="https://dk.um.si/teme/dkumDev2/img/fileTypes/pdf.gif" VelikostDatoteke="7057693" VelikostDatotekeKratko="6,73 MB" DatumVstavljanja="2011-01-06 12:52:46" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>MAG_Curkovic_Milan_2011.pdf</Naziv>
      <OrgNaziv>MAG_Curkovic_Milan_2011.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>71C87989734241D284D2117BE5B3015C</MD5>
      <SHA256>8aba3bf30371519cca22329e3fc4c7d51d360b95ec4d27c4b61bdc034ceec2a5</SHA256>
      <UUID>a93b4749-7c04-11eb-bb7a-00155d0001ca</UUID>
      <PID>20.500.12556/dkum/734dd929-4ad6-4cb3-9f27-020f261c4595</PID>
      <PrenosPolniUrl>https://dk.um.si/Dokument.php?lang=slv&amp;id=19951</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="198786"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="3" Kratica="FERI" ZavodEvsID="0000080" Logo="FERI_logo.gif" LogoPolniUrl="https://dk.um.si/teme/dkumDev2/img/logo/FERI_logo.gif">Fakulteta za elektrotehniko, računalništvo in informatiko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
