<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="20464" NadgradivoID="0" NRID="1015918" OceID="0" DomainUrl="https://dk.um.si/" IzpisPolniUrl="https://dk.um.si/IzpisGradiva.php?lang=slv&amp;id=20464" StOgledov="2608" StPrenosov="185" StOcen="0" VsotaOcen="0" DatumIzvoza="2026-10-01 08:50:23" OcenaSkupna="0" StPodgradiv="0" StudijskiProgramEvsID="" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/DKUM-20464">20.500.12556/DKUM-20464</PID>
  <Naslov>DETEKTOR FAZNE NAPAKE SIGNALOV OPTIČNEGA ENKODERJA</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>OPTICAL ENCODER PHASE ERROR DETECTOR</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>V diplomski nalogi je predstavljen princip delovanja detektorja fazne razlike. Izvedli smo ga v Xilinx ISE kot program za razvojno ploščo Spartan 3A, zapisan v programskem jeziku VHDL. V Programu ISE smo opravili tudi računalniško simulacijo. Predstavili smo tudi delovanje vhodnega vezje ter opravljene meritve na njem. Ob koncu pa so prikazane meritve delovanja detektorja, ki je sprogramiran na protobordu Spartan 3A ter povezan s pripadajočim analognim vhodnim vezjem.            </Opis>
  <TujJezik_Opis>This thesis presents conceived principle of phase error detector. We performed it in Xilinx ISE as a program for protoboard Spartan 3A written in the programming language VHDL. In the ISE program we have created a computer simulation. We presented also the operation of the input circuit and perform measurements on it. At the end are presented measurements of the detector which is programmed to the protoboard Spartan 3A and connected to the associated analog input circuit.            </TujJezik_Opis>
  <KljucneBesede>
    <Beseda>Detektor fazne napake</Beseda>
    <Beseda>enkoder pomika</Beseda>
    <Beseda>programirljiva logična vezja FPGA</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>Phase difference detector</Beseda>
    <Beseda>motion encoder</Beseda>
    <Beseda>programmable logic</Beseda>
    <Beseda>FPGA circuit</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>true</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik>[L. Brinovšek]</Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb11" DRIVER="info:eu-repo/semantics/bachelorThesis">Diplomsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2011-09-20 12:12:50</DatumVstavljanja>
  <DatumObjave>2011-09-27 10:37:57</DatumObjave>
  <DatumSpremembe>2022-04-14 07:56:58</DatumSpremembe>
  <DatumTrajnegaHranjenja>2023-12-27 03:20:35</DatumTrajnegaHranjenja>
  <LetoIzida>2011</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida>Maribor</KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo></EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="24261" Ime="Luka" Priimek="Brinovšek" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="" Afiliacija="" ArrsID="" ORCID=""></Oseba>
    <Oseba ID="282" Ime="Bojan" Priimek="Jarc" AltIme="B. Jarc" VlogaID="991" VlogaNaziv="Mentor" ConorID="3907939" Afiliacija="" ArrsID="13690" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="4" Sifra="UDK" Naziv="UDK" URL="">621.376.23(043.2)</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/15879702">15879702</Identifikator>
    <Identifikator ID="18" Sifra="URN-NUK" Naziv="NUK URN" URL="">URN:SI:UM:DK:SNL9VG4S</Identifikator>
  </Identifikatorji>
  <Relacije>
  </Relacije>
  <VerzijeGradiva>
  </VerzijeGradiva>
  <Datoteke>
    <Datoteka ID="25725" DatotekaNRID="847726" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.gif" IkonaFormataPolniUrl="https://dk.um.si/teme/dkumDev2/img/fileTypes/pdf.gif" VelikostDatoteke="5253971" VelikostDatotekeKratko="5,01 MB" DatumVstavljanja="2011-09-27 09:02:34" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>VS_Brinovsek_Luka_2011.pdf</Naziv>
      <OrgNaziv>VS_Brinovsek_Luka_2011.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>FA827E899ADE3BE546A143FF6305B756</MD5>
      <SHA256>5496f9fa26582947f5548e6a661a1e7b486faf18830b2c8cfd30253cb0ec8ffd</SHA256>
      <UUID>9f89d7fe-7c05-11eb-bb7a-00155d0001ca</UUID>
      <PID>20.500.12556/dkum/61ca2487-a35c-4497-a0d1-5d99f9f50e0b</PID>
      <PrenosPolniUrl>https://dk.um.si/Dokument.php?lang=slv&amp;id=25725</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="96826"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="3" Kratica="FERI" ZavodEvsID="0000080" Logo="FERI_logo.gif" LogoPolniUrl="https://dk.um.si/teme/dkumDev2/img/logo/FERI_logo.gif">Fakulteta za elektrotehniko, računalništvo in informatiko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
