<?xml version="1.0" encoding="utf-8"?>
<Gradivo ID="20854" NadgradivoID="0" NRID="1016257" OceID="0" DomainUrl="https://dk.um.si/" IzpisPolniUrl="https://dk.um.si/IzpisGradiva.php?lang=slv&amp;id=20854" StOgledov="2912" StPrenosov="258" StOcen="1" VsotaOcen="5" DatumIzvoza="2026-09-30 19:41:40" OcenaSkupna="5" StPodgradiv="0" StudijskiProgramEvsID="" JeIndeksirano="0" JeVecAvtorjev="0" DovoliZahtevkeZaDostop="0">
  <PID Url="http://hdl.handle.net/20.500.12556/DKUM-20854">20.500.12556/DKUM-20854</PID>
  <Naslov>FPGA KRMILNIK ZA BLAC MOTOR PRALNEGA STROJA</Naslov>
  <Podnaslov></Podnaslov>
  <TujJezik_Naslov>FPGA CONTROL UNIT FOR BLAC MOTOR OF WASHING MACHINE</TujJezik_Naslov>
  <TujJezik_Podnaslov></TujJezik_Podnaslov>
  <Opis>V diplomskem delu obravnavamo uporabo BLAC  (brezkrtačni izmenični) motorja oz. sinhronskega motorja s trajnimi magneti  v pralnih strojih. Osredotočamo se na regulacijski sistem BLAC motorja, ki je zgrajen z Nexys 2 FPGA razvojno ploščo, trifaznim mostom in vmesno kartico. V okviru diplomskega dela je opisana izdelava vmesne kartice, ki povezuje trifazni most z Nexys 2 razvojno ploščo. Tiskano vezje vmesne kartice smo izdelali s programskim orodjem Altium Designer. Programiranje FPGA vezja na Nexys 2 razvojni plošči je izvedeno s programskim orodjem Xilinx ISE WebPACK, v VHDL programskem jeziku. Algoritem vodenja motorja po hitrosti je implementiran na FPGA vezju. Krmilnik se lahko poveže z namenskim merilnim sistemom preizkuševališča  pralnega stroja.            </Opis>
  <TujJezik_Opis>The diploma thesis deals with the incorporation of BLAC (brushless alternate current) or permanent magnet synchronous motor in a washing machine. The focus is on the control system of BLAC motor, which consisted of a development board Nexys 2, a three phase bridge and an interface card. Description of the interface card development is given. The latter connects the three phase bridge and the Nexys 2 development board. The PCB (printed circuit design) was developed with Altium Designer software package. The FPGA circuit is programmed using HDL (Hardware Description Language) language. A velocity control algorithm is implemented on a the FPGA card. The system can be connected to the measuring system for the washing machine testing.            </TujJezik_Opis>
  <KljucneBesede>
    <Beseda>Pralni stroj</Beseda>
    <Beseda>BLAC</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>Xilinx ISE WebPACK</Beseda>
    <Beseda>Altium Designer</Beseda>
  </KljucneBesede>
  <TujJezik_KljucneBesede>
    <Beseda>Washing machine</Beseda>
    <Beseda>BLAC</Beseda>
    <Beseda>FPGA</Beseda>
    <Beseda>Xilinx ISE WebPACK</Beseda>
    <Beseda>Altium designer</Beseda>
  </TujJezik_KljucneBesede>
  <Potrjeno>true</Potrjeno>
  <JeZaklenjeno>true</JeZaklenjeno>
  <JeRecenzirano>false</JeRecenzirano>
  <Zaloznik>[M. Juhart]</Zaloznik>
  <Izvor></Izvor>
  <Jezik ID="1060" ISO639-3="slv">Slovenski jezik</Jezik>
  <TujJezik ID="1033" ISO639-3="eng">Angleški jezik</TujJezik>
  <Povezave></Povezave>
  <Pokrivanje></Pokrivanje>
  <CasovnoPokritje></CasovnoPokritje>
  <AvtorskePravice></AvtorskePravice>
  <VrstaGradiva ID="mb11" DRIVER="info:eu-repo/semantics/bachelorThesis">Diplomsko delo/naloga</VrstaGradiva>
  <DatumVstavljanja>2011-10-04 18:47:26</DatumVstavljanja>
  <DatumObjave>2011-11-02 10:28:13</DatumObjave>
  <DatumSpremembe>2022-04-14 08:19:30</DatumSpremembe>
  <DatumTrajnegaHranjenja>2023-12-27 03:16:35</DatumTrajnegaHranjenja>
  <LetoIzida>2011</LetoIzida>
  <LetoIzidaDo>0</LetoIzidaDo>
  <KrajIzida>Maribor</KrajIzida>
  <LetoIzvedbe>0</LetoIzvedbe>
  <KrajIzvedbe></KrajIzvedbe>
  <Opomba></Opomba>
  <StStrani></StStrani>
  <StevilcenjeNivo1></StevilcenjeNivo1>
  <StevilcenjeNivo2></StevilcenjeNivo2>
  <Kronologija></Kronologija>
  <Patent_Stevilka></Patent_Stevilka>
  <Patent_DatumVeljavnosti>0000-00-00</Patent_DatumVeljavnosti>
  <VerzijaDokumenta>NiDoloceno</VerzijaDokumenta>
  <StatusObjaveDrugje>NiDoloceno</StatusObjaveDrugje>
  <VrstaStroskaObjave>NiDoloceno</VrstaStroskaObjave>
  <DatumPoslanoVRecenzijo>0000-00-00</DatumPoslanoVRecenzijo>
  <DatumSprejetjaClanka>0000-00-00</DatumSprejetjaClanka>
  <DatumObjaveClanka>0000-00-00</DatumObjaveClanka>
  <EmbargoDo></EmbargoDo>
  <VrstaEmbarga ID="1" Naziv="Takojšnja javna objava" OpenAIREDostop="openAccess"></VrstaEmbarga>
  <Osebe>
    <Oseba ID="72405" Ime="Matej" Priimek="Juhart" AltIme="" VlogaID="70" VlogaNaziv="Avtor" ConorID="215688035" Afiliacija="" ArrsID="" ORCID=""></Oseba>
    <Oseba ID="179" Ime="Karl" Priimek="Gotlih" AltIme="K. Gotlih; Karel Gotlih; Karel Gotlich; K Gotlih" VlogaID="991" VlogaNaziv="Mentor" ConorID="2344547" Afiliacija="" ArrsID="04965" ORCID=""></Oseba>
    <Oseba ID="1111" Ime="Aleš" Priimek="Hace" AltIme="A. Hace" VlogaID="991" VlogaNaziv="Mentor" ConorID="4206947" Afiliacija="" ArrsID="15373" ORCID=""></Oseba>
  </Osebe>
  <Identifikatorji>
    <Identifikator ID="4" Sifra="UDK" Naziv="UDK" URL="">621.313.045.56:681.5(043.2)</Identifikator>
    <Identifikator ID="3" Sifra="CobissID" Naziv="COBISS_ID" URL="https://plus.cobiss.net/cobiss/si/sl/bib/15824406">15824406</Identifikator>
    <Identifikator ID="18" Sifra="URN-NUK" Naziv="NUK URN" URL="">URN:SI:UM:DK:6NKHFVQC</Identifikator>
  </Identifikatorji>
  <Relacije>
  </Relacije>
  <VerzijeGradiva>
  </VerzijeGradiva>
  <Datoteke>
    <Datoteka ID="26144" DatotekaNRID="847963" NamenDatotekeID="2" NamenDatoteke="Predstavitvena datoteka" FormatDatotekeID="2" FormatDatoteke=".pdf" MIME="application/pdf" IkonaFormata="pdf.gif" IkonaFormataPolniUrl="https://dk.um.si/teme/dkumDev2/img/fileTypes/pdf.gif" VelikostDatoteke="4237709" VelikostDatotekeKratko="4,04 MB" DatumVstavljanja="2011-10-04 18:58:45" JeZbrisana="false" JeJavnoVidna="true" JeIndeksirana="true" JeVidno="true" VidnoOd="01.01.1970" Zaporedje="0">
      <Naziv>UNI_Juhart_Matej_2011.pdf</Naziv>
      <OrgNaziv>UNI_Juhart_Matej_2011.pdf</OrgNaziv>
      <URL></URL>
      <Opis></Opis>
      <OpisTujJezik></OpisTujJezik>
      <UrlObdelave></UrlObdelave>
      <FrekvencaAzuriranjaID>1</FrekvencaAzuriranjaID>
      <Verzija></Verzija>
      <MD5>2E0E625C35B93B9EC7AC6A3DA6169C96</MD5>
      <SHA256>75d7dbac2730cac60b4aa5858664a19bfa035bd63f9063be8e312a026b73f2c4</SHA256>
      <UUID>af276555-7c05-11eb-bb7a-00155d0001ca</UUID>
      <PID>20.500.12556/dkum/e0ebbccb-3156-4b94-9097-abd069da7c24</PID>
      <PrenosPolniUrl>https://dk.um.si/Dokument.php?lang=slv&amp;id=26144</PrenosPolniUrl>
      <Vsebine>
        <Vsebina TipVsebine="GoloBesedilo" JezikID="1060" Oznaka="" Dolzina="64112"></Vsebina>
      </Vsebine>
    </Datoteka>
  </Datoteke>
  <Organizacije>
    <Organizacija OrganizacijaID="3" Kratica="FERI" ZavodEvsID="0000080" Logo="FERI_logo.gif" LogoPolniUrl="https://dk.um.si/teme/dkumDev2/img/logo/FERI_logo.gif">Fakulteta za elektrotehniko, računalništvo in informatiko</Organizacija>
  </Organizacije>
  <OrganizacijeVira>
  </OrganizacijeVira>
  <MetodeZbiranjaPodatkov>
  </MetodeZbiranjaPodatkov>
  <TipologijaDela ID="0" Koda="0" Naziv="Ni določena" SchemaOrg="CreativeWork"></TipologijaDela>
  <Ostalo>
    <StIrodsDatotek>0</StIrodsDatotek>
    <StDatotekPodTrajnimEmbargom>0</StDatotekPodTrajnimEmbargom>
    <StDatotekZOmejenimDostopom>0</StDatotekZOmejenimDostopom>
  </Ostalo>
</Gradivo>
