20.500.12556/DKUM-40135 DOGODKOVNO VODENJE BLAC MOTORJA EVENT DRIVEN CONTROL OF BLAC MOTOR Doktorska disertacija prikazuje primer zelo robustne izvedbe tokovne regulacije BLAC motorja, izvedene po principu nelinearnega vodenja. Zaradi zahteve po zelo visoki dinamiki, in pretežni uporabi logičnih operacij, bo sistem izveden na FPGA električnem vezju. Osnova bo dvonivojska histerezna tokovna regulacija, ki jo odlikujejo robustnost, visoka dinamika in enostavna izvedba, kot tudi visoko in nekontrolirano število preklopov, ki predstavlja največjo pomanjkljivost te metode. Izvedba dogodkovnega vodenja ohranja vse odlike histerezne regulacije, hkrati pa močno zmanjša število preklopov. Takšen način tokovne regulacije zagotavlja sinusno komutacijo izvedeno s tabelo na FPGA, ki jo definira estimirana vrednost napetostnega sektorja. Dogodkovni princip tokovne regulacije zagotavlja strogo konvergenco po določilih Lyapunove funkcije. Dogodkovno vodenje omogoča tudi prediktivno vodenje, osnovano na kriterijski funkciji kvadratičnega pogreška. This thesis presents non-linear principle of very robust current control implementation of BLAC motor. High dynamic and dominant use of logic operations leads to implement such system on FPGA. This thesis is based on two-level hysteresis current controller that is characterized by robustness, high dynamic and very simple implementation. The main disadvantage of this controller is uncontrolled switching number. Event driven implementation keeps all advantages of hysteresis controller and also avoid problem with uncontrolled high switching number. This method provides a sinusoidal commutation made with look-up table on FPGA that is defined by the value of estimated voltage sector. Event driven current control provides strict convergence under the terms of Lyapunov functions, and also allows predictive control based on the objective function of a quadratic current. sinhronski motor dogodkovno vodenje tokovna regulacija elektromotorni pogon BLAC vodenje BLDC vodenje grafični vmesnik končni avtomat stanj FPGA nadzor emulacija mehanskega bremena PLL filter permanent magnet synchronous motor event driven control current control electromotor drive BLAC control BLDC control graphic user interface finite state machine FPGA supervisor mechanic load emulation PLL filter true true false [R. Horvat] Slovenski jezik Angleški jezik Doktorska disertacija 2013-04-11 12:26:26 2013-04-12 16:14:15 2022-05-12 23:27:25 2021-04-23 03:18:34 2013 0 Maribor 0 0000-00-00 NiDoloceno NiDoloceno NiDoloceno 0000-00-00 0000-00-00 0000-00-00 621.37:681.5(043.3) 266654464 URN:SI:UM:DK:UQW7C9QO DR_Horvat_Robert_2013.pdf DR_Horvat_Robert_2013.pdf 1 8632B854E5EED58C3B04E790D66677A7 388d94d8d8c495ec24dbf34e3ccfbe9cc61e88a399e73c424572865865ec257a 49410345-7c09-11eb-bb7a-00155d0001ca 20.500.12556/dkum/a54b7e5c-0df8-4a20-8546-37c8150ea0af https://dk.um.si/Dokument.php?lang=slv&id=54739 Fakulteta za elektrotehniko, računalništvo in informatiko 0 0 0